

بسمه تعالیٰ

آزمایشگاه معماری کامپیووتر

[طرادی، پیاده‌سازی و برنامه نویسی یک پردازنده چهار بیتی]

دانشکده فنی مهندسی دانشگاه زنجان
گروه مهندسی کامپیووتر

تألیف: رضا امیدی

۱۳۹۴ بهار

تاریخچه سند

توضیحات	تاریخ	نسخه
--	اردیبهشت ماه ۱۳۹۴	اولیه

مقدمه

در اینآزمایشگاه جهت آشنایی با معماری داخلی کامپیوتر (ریزپردازنده) پیاده‌سازی یکپردازنده چهار بیتی مد نظر قرار گرفته است. در این طرح سعی شده است حداقل سخت افزار لازم جهت آشنایی با عملکرد اجزای مختلف یکریزپردازنده شامل واحد محاسبه و منطق، شیف رجیسترها، عملگرهای منطقی، حافظه های داخلی، بس مشترک و غیره وجود داشته باشد. به طوری که در طرح ارائه شده امکان پیاده سازی انواع دستورالعمل وجود داشته باشد و از طرفی از لحاظ سیم بندی دارای حجم متناسب باشد.

به طور کلی اهدافی که از این آزمایشگاه به دنبال آن هستیم عبارتند از:

- آشنایی با افزارهای برنامه پذیر میدانی (FPGA) در راستای پیاده‌سازی سخت افزار ریزپردازنده
- کار با بورد آزمایشگاهی Altera به صورت خاص (کار با برنامه Quartus-II، شبیه‌سازی و برنامه‌ریزی)
- آشنایی با نحوه پیاده‌سازی یک ریزپردازنده با ساختار مطلوب
- آشنایی عملی با مفاهیم اولیه در معماری کامپیوتر از جمله:
 - تحقق واحد محاسبه و منطق در یک ریزپردازنده
 - تحقق واحد کنترل به روش میکروپرagram
 - مفهوم بس مشترک به طور خاص بس داده
 - حافظه برنامه‌ریزی جهت ذخیره برنامه کاربر
 - طراحی ریزدستورهای یک ریز پردازنده

¹ Field-programmable gate array

لیست مباحث

توصیه ها و تذکرات کلی

آشنایی با تجهیزات آزمایشگاه معماری کامپیوتر

آزمایش شماره یک: واحد محاسبه و منطق

آزمایش ۲: پیاده‌سازی واحد کنترل به روش **Microprogramming**

آزمایش ۳: اجرای دستورات و انتقال داده از حافظه **RAM**

آزمایش ۴: اجرای دستورات پرش (**Jump**), فراخوانی تابع (**Call**), بازگشت از تابع (**Return**)

آزمایش ۵: تکمیل دستورات پرش (**Jump**), فراخوانی تابع (**Call**) با افزودن بخش شرطی

آزمایش ۶: افزودن بیت‌های پرچم

آزمایش ۷: ارتباط با ورودی / خروجی (**IO**)

لیست پروژه های پیشنهادی

توصیه ها و تذکرات کلی

توصیه ها:

- دانشجویان عزیز در حفظ و نگهداری تجهیزات آزمایشگاهی نهایت اهتمام و همکاری را داشته باشند.
- قبل از شروع آزمایش از سالم بودن تجهیزات اطمینان حاصل کنید.
- پیش از اعمال ولتاژ به تراشه یا بورد آزمایشگاهی از مقدار ولتاژ مجاز برای آن (غالبا ۹ ولت یا استفاده از آدپتور) اطمینان حاصل کنید.
- صرفا از پروگرامر خاص (ByteBlaster)FPGA استفاده کنید.

تذکرات:


- حضور به موقع در آزمایشگاه الزامی است.
- رعایت نظم و مرتب کردن میز آزمایشگاه پس از اتمام آزمایش الزامی است.
- ارائه پیش گزارش قبل از انجام آزمایش الزامی است.
- تهیه گزارش کار حداقل تا دو هفته پس از انجام آزمایش الزامی است. هرگروه دو یا سه نفره باید گزارشی شامل موارد خواسته شده در پیش گزارش و نتایج حاصل از فعالیت های آزمایشگاهی را به همراه شکل و نکات تجربی که هنگام کار با آن برخورد می کند و به تناسب هر آزمایش مطالب تکمیلی دیگر را حداقل دو هفته پس از انجام آزمایش تحویل دهد.

جلسه اول: آشنایی با تجهیزات آزمایشگاه معماری کامپیوتر

بورد آزمایشگاهی موجود در آزمایشگاه معماری کامپیوتر در بردارنده افزاره برنامه‌پذیر میدانی Altera می‌باشد. این شرکت یکی از تولید کنندگان عمده افزارهای برنامه‌پذیر میدانی در دنیا می‌باشد. مشابه تمام شرکت‌های تولید کننده FPGA، این شرکت نیز برای برنامه نویسی و برنامه‌ریزی افزارهای خود نرمافزار خاصی به بازار ارائه داده است. نسخه قدیمی این نرمافزار Max+Plus می‌باشد که امروزه با نسخه به روزتر آن یعنی Quartus II جایگزین شده است. در این جلسه قصد داریم به معرفی محیط این نرمافزار بپردازیم.

ساخت افزار آزمایشگاه

تا پیش از ساخت تراشه‌های قابل برنامه‌ریزی، پیاده‌سازی مدارهای منطقی بسیار سخت، وقت‌گیر، جاگیر و پرهزینه بود. ولی با ساخت تراشه‌های قابل برنامه‌ریزی، این مشکل‌ها تا حد زیادی حل شدند. افزارهای برنامه‌پذیریک تراشه قابل برنامه‌ریزی است که هر مدار منطقی‌ای را می‌توان با آن پیاده‌سازی نمود. بلوک دیاگرام یک FPGA به طور ساده در شکل زیر نشان داده شده است. در این شکل IOها معرف بلوک‌های ورودی خروجی است که در نهایت با دنیای بیرون تراشه ارتباط برقرار می‌کند. همچنین LBها بلوک‌های منطقی است که لاجیک MD نظر طراح، پس از سنتز در آنها نگاشت می‌شود. حجم این بلوک‌های منطقی و بلوک‌های ورودی خروجی قابلیت‌های افزاره را نشان می‌دهد. این حجم به صورت معادل گیت مطرح می‌گردد، امروزه تراشه‌هایی از محدوده کیلو گیت تا میلیون گیت در بازار قابل دسترسی می‌باشد. شرکت‌های مختلفی در زمینه طراحی این تراشه‌ها فعالیت می‌کنند که مشهورترین آنها Xilinx و Actel و Altera می‌باشد.



شکل ۱: ساختار داخلی FPGA

جدول ۱: مشخصات سخت افزار آزمایشگاه


	پارامتر
Altera	شرکت تولید کننده
	بسته‌بندی
	تعداد ورودی خروجی
	گیت معادل
Quartus II	نرم افزار

تحقیق کنید(اختیاری): ساختار داخلی FPGA های متداول به چه صورت می باشد؟ پیاده‌سازی مدارهای منطقی در این ساختار به چه صورت انجام می شود؟





ایجاد پروژه جدید در محیط Quartus II

برای شروع یک طراحی دیجیتال می‌بایست محیط نرم‌افزار مورد نظر را باز کرد. برای این منظور نرم افزار Quartus را اجرا نمائید. در کلیه نرم افزارهای جدید برای شروع یک طراحی باید پروژه‌های را باز کرد. در این نرم افزار نیز با استفاده از منوی File و انتخاب گزینه Wizard Project New پنجره ای برای ایجاد پروژه جدید باز می‌شود.




و در پنجره شکل نام پروژه و مسیر ذخیره شدن آن مشخص می‌شود. در پنجره شکل زیر می‌بایست خانواده CPLD یا FPGA و شماره آن مشخص شود.






اکنون پروژه ای برای یک طراحی جدید در نظر گرفته شده است. برای شروع باید فایل طراحی در نرم افزار وارد گردد. دو نوع فایل طراحی وجود دارد: فایل شماتیک یا گرافیکی و فایل متنی (Verilog, VHDL).

در فایل های متنی برای طراحی از زبان های VHDL و Verilog استفاده می گردد. پسوند فایل های متنی با زبان های مذکور به ترتیب *.vhd و *.v است. شرکت ALTERA زبانی مخصوص به خود تحت عنوان AHDL نیز دارد که پسوند فایلهای آن *.ahd می باشد. برای شروع طراحی از منوی File گزینه New را انتخاب کنید. پنجره شکل زیر باز می شود. در این پنجره برای طراحی گرافیکی باید گزینه File Schematic/Diagram Block و برای طراحی با کد Verilog گزینه File HDL Verilog انتخاب گردد.




با انتخاب گزینه Verilog HDL File Schematic/Diagram Block پنجره طراحی گرافیکی و با انتخاب گزینه File Schematic/Diagram Block باز می‌شود. از گزینه Save As برای ذخیره فایل و تعیین نوع فایل (*.pdf) برای طراحی گرافیکی و *.v برای طراحی با کد Verilog استفاده کنید. (Add File to Current Project را نیز کلیک نمایید).




در طراحی گرافیکی برای استفاده از کتابخانه و اضافه کردن المان‌های منطقی، با دو بار کلیک بر روی فضای خالی صفحه، پنجره‌ای با نام Symbol باز می‌شود که قطعات مورد نظر را می‌توان از مسیر مشخص شده آورد. همچنین بوسیله

آیکون می‌توان المان مورد نظر را انتخاب نمود.



برای کپی یک المان که در محیط گرافیکی قرار دارد، روی آن راست-کلیک نموده و تا نقطه دیگری روی صفحه drag

نمایید. با استفاده از آیکون می‌توانید یک المان را ۹۰ درجه بچرخانید. دیگر المان‌ها را نیز با همین روش روی صفحه گرافیکی قرار دهید.




برای اضافه کردن بلوک‌های اساسی مانند ALU، شیفت‌دهنده، مالتی‌پلکسر، حافظه و ... می‌توان از منوی Tools


گزینه MegaWizard Plugin Manager استفاده نمود.




با استفاده از Wizard می‌توان بلوک‌های محاسباتی مانند جمع‌کننده، ضرب‌کننده و ... یا حافظه‌ها و دیگر بلوک‌های مورد نیاز را که به صورت پارامتری موجود می‌باشد، تنظیم و طراحی نمود و آن را به طرح شماتیک خود اضافه کرد. برای اضافه کردن ورودی/خروجی از کتابخانه Primitive Pin گرینه Pin را انتخاب کنید.



برای نامگذاری پایه‌های ورودی و خروجی، روی کلمه Pin Name کلیک کنید. تا پنجره Pin Properties باز شود.



برای سیم‌بندی المان‌های موجود در محیط گرافیکی روی آیکون  کلیک کرده تا ابزار Orthogonal Node فعال شود. روی نقطه شروع کلیک کرده و با Drag کردن تا نقطه انتهایی، سیم‌بندی را انجام دهید.




پس از طراحی کامل مدار، نوبت به Compile آن می‌رسد. اگر کلیه مراحل Mdar بدون هیچ خطایی به پایان برسد آنگاه مدار از لحاظ منطقی بی نقص می‌باشد. برای Compile برنامه گزینه مشخص شده در شکل زیر انتخاب می‌شود:




شبیه سازی مدار طراحی شده:


یکی از امکانات رایج نرم افزارها تحلیل نرم افزاری می باشد. تحلیل نرم افزاری کمک بسیار زیادی به تعیین میزان صحت عملکرد مدار قبل از پیاده سازی آن می نماید. برای تحلیل نرم افزاری باید فایل (*.VectorWaveformFile) طریق New در منوی File باز گردد. این کار در یک پروژه بعد از Compile صحیح صورت می گیرد.



شکل زیر پنجره مربوط به تحلیل نرم افزاری را نمایش می دهد. ابتدا این صفحه باید با نام پروژه اصلی و با پسوند *.vwwf ذخیره شود.




سپس با کلیک راست در صفحه و انتخاب گزینه Insert Bus or Node پنجره شکل زیر باز می شود:




در این پنجره با کلیک بر روی گزینه Node Finder پنجره مذکور باز می‌شود. در پنجره Node Finder با کلیک بر روی گزینه List، لیست ورودی‌ها و خروجی‌های مدار مربوطه ارائه می‌شود. برای مقدار دادن به ورودی‌ها با قرار دادن اشاره‌گر Mouse بر روی هر ورودی و کلیک کردن بر روی آن، کلیدهای کنار صفحه فعال خواهد شد. این کلید‌ها عبارتند از:

X^U	برای عدم اختصاص مقداری در ورودی
X^X	برای انتقال X روی ورودی
0	برای انتقال صفر روی ورودی
1	برای انتقال یک روی ورودی
Z	برای انتقال Z روی ورودی
X^W	برای ایجاد پالسهای پریودیک
X^L	برای ارسال مقادیر به صورت پریودیک بر روی BUS
X^H	برای تخصیص خاص به یک قسمت از BUS
X^D	برای انتقال مقادیر بی اهمیت به ورودی
INV	برای معکوس نمودن مقدار ورودی
X^C	برای ایجاد پالسهای شمارشی با مقدار ابتدا و انتهای افزایش مشخص در هر پالس
X^S	برای ایجاد سیگنال پریودیک clock
$X^?$	برای انتقال یک مقدار مشخص به ورودی
X^R	برای انتقال مقادیر رندوم به ورودی


لازم به ذکر است که در مدارهای منطقی علاوه بر منطق صفر و یک، دو منطق دیگر نیز وجود دارد. منطق نا مشخص با (X) و منطق امپدانس بالا با (Z) نشان داده می‌شود. بعد از اختصاص مقادیر به ورودی‌ها برای مشاهده نتایج تحلیل نرم افزاری، گزینه نشان داده شده در شکل زیر انتخاب می‌شود.




بعد از اتمام طراحی مدار و تحلیل نرم افزاری آن مدار آماده برنامه‌ریزی بر روی تراشه است. ابتدا باید قطعه‌ای که برای طراحی در نظر گرفته شده (یا به عبارتی همان قطعه‌ای که بر روی برد آزمایشگاه قرار دارد) به عنوان قطعه CPLD یا مورد نظر، مشخص شود. این کار با استفاده از کلید Assign در منوی Device در بالای صفحه صورت خواهد گرفت. همچنانکه قبل از ذکر شد قطعات مختلف و متنوعی دارد. برای انتخاب نوع قطعه باید شماره آن را به طور دقیق مشخص نمود.



با انتخاب نوع قطعه دوباره پروژه می‌بایست Compile شود. این بار ارزیابی مدار بنا به قطعه مورد نظر انجام خواهد گرفت. اکنون باید ورودی‌ها و خروجی‌های مدار را به پایه‌ها نسبت داده شود. پنجره شکل زیر که از مسیر Assignment Pins باز شده است به طور واضح شکل تراشه، ورودی و خروجی‌ها و نوع قطعه را مشخص می‌نماید. با توجه به شماتیک برد آزمایشگاه هریک از پایه‌های ورودی و خروجی قطعه به یکی از قطعات موجود بر روی برد نظیر LED‌ها، سوئیچ، IC‌مولد پالس ساعت و غیره متصل می‌باشد. بنابراین با داشتن شماتیک برد می‌توان پایه‌های قطعه را به ورودی و خروجی‌های مدار نسبت داد. همان طور که در شکل نیز مشاهده می‌شود در قسمت Name Node ورودی Name Node و خروجی‌هایی که می‌بایست به پایه‌های قطعه نسبت داده شوند، مشخص می‌شوند.



برای نسبت دادن ورودی و خروجی‌های مدار به پایه‌های قطعه روی هر پایه دوبار کلیک کرده و ورودی یا خروجی مورد نظر را انتخاب می‌شود. بعد از مشخص نمودن همه ورودی‌ها و خروجی‌ها دوباره مدار Compile می‌گردد. برای برنامه-ریزی مدار بر روی تراشه نیاز به یک سخت افزار برنامه‌ریزی تحت عنوان JTAG PROGRAMMER می‌باشد. این سخت افزار با استفاده از پورت موازی (LPT1) به برد مورد نظر متصل می‌شود. انجام عمل برنامه‌ریزی با استفاده از گرینه Programmer در منوی Tools صورت خواهد گرفت. شکل زیر پنجره برنامه ریزی را نمایش می‌دهد. باز شدن پنجره برنامه ریزی فایل *.pof نشان داده شده، مربوط به پروژه مدنظر است.



شروع به کار



با استفاده از یک سری پین ورودی/خروجی همچنین دووجهه (Bidir) و اتصال برخی از آنها به Vcc و Gnd همچنین Dip-Switch ها و نصب خروجی به LED ها منطق روشن خاموش شدن آنها را تعیین کنید. عدد دلخواه را با سوئیچ ها روی LED ها نمایش دهید.

طراحی و پیاده‌سازی



جمع کننده چهار بیتی یکی از مدارهایی منطقی پرکاربرد می‌باشد که بخشی از کارایی آن مشابه واحد محاسبه و منطق است. در این بخش قصد داریم یک جمع کننده چهار بیتی با استفاده از لاجیک‌های پایه (AND, OR, XOR و....) و همچنین یک تراشه ALU(74181) را در مد جمع تنظیم کنیم. این دو مدار را در افزاره برنامه‌پذیر طراحی، شبیه‌سازی و پیاده‌سازی کنیم.

- مدار جمع کننده ۴ بیتی با لاجیک‌های پایه را طراحی کنید.
- عملکرد تراشه 74181 را با توجه به برگه داده آن تعیین کنید.
- نتایج شبیه‌سازی و پیاده‌سازی هر دو روش را ارائه دهید.


تحقیق کنید: ساختار جمع کننده بر اساس لاجیک‌های پایه (طراحی شما) با ساختار داخلی تراشه آماده جمع-

کننده (74181) چه تفاوتی دارد؟




طرح کلی مدار پردازندۀ چهار بیتی


هدف ساخت یک CPU ی چهار بیتی با سازمان شکل زیر می‌باشد. این سازمان شامل چهار ثبات عمومی‌چهاربیتی A ، B ، C ، D ، سه ثبات خاص IR ، PC ، AR و یک پورت خروجی OUTP و یک پورت‌وروودی INP و یک ALU و SHIFTER و RAM چهار بیتی می‌باشد. مشخصات هریک از این قطعات رادر جدول زیر ملاحظه فرمایید. واحد کنترل این CPU بروش میکروپرایگرام طراحی شده و از ساختار کلی شکل (۲) پیروی می‌کند. شکل (۳) نقشه شماتیک کامل مدار را نشان می‌دهد که هم شامل واحد کنترل و هم سازما CPU است. البته اتصالاتیگانل‌های کنترل و مدارات مربوط به انشعاب شرطی و بیت‌های وضعیت بعده دانشجویان گذاشته که براساس دستورکار تکمیل نمایند.



شکل (۱) سازمان CPU ۴ بیتی



شکل (۲) واحد کنترل بروش میکروروگرام



شكل (٣) نقشه شماتیک کل مدار


آزمایش شماره یک: واحد محاسبه و منطق

اهداف آموزشی:



- یادگیری روند بارگذاری داده در رجیسترها از داخلی پردازنده
- یادگیری روند بارگذاری رجیسترها م مختلف برای عملیات ALU
- یادگیری اجرای ریزعملهای منطقی و محاسباتی در ریزپردازنده
- یادگیری ریزعملهای جابه‌جایی(شیفت) در ریزپردازنده

هدف ما در این آزمایش، پیاده سازی بخش محاسبه و منطق CPU می‌باشد، که شامل چهار ثبات عمومی چهاربیتی A، B، C، D و ALU است (مطابق شکل آزمایش یک). در این آزمایش دانشجویان با نحوه انتخاب یک رجیستر برای بارگذاری در ALU آشنا می‌شوند. همچنین با تنظیم پایه‌های انتخاب مدد کاری واحد محاسبه و منطق (M, S0, S1,) عملیات مدنظر روی ورودی‌ها انجام شده و حاصل پس از رجیستر شدن یا عملیات شیفت به واسطه تراشه ۷۴۱۷۸ با یک بافر سه حالته (۷۴۲۴۴) به باس مشترک داده متصل می‌گردد. مقدار باس داده قابل بارگذاری در هر یک از رجیسترها می‌باشد. ورودی رجستر مدنظر با استفاده از دیکدر ۷۴۱۳۸ فعال می‌شود تا داده قرار گرفته روی باس در رجیستر مدنظر بارگذاری گردد.



شکل مدار آزمایش شماره یک

فعالیت‌های قبل از آزمایش

۱- هر یک از تراشه‌های بکار رفته در مدار آزمایش یک را شناسایی و با مراجعه به DataSheet عملکرد کلی هر یک از تراشه‌ها و ورودی‌ها و خروجی‌ها را بررسی نمایید. به عنوان نمونه ورودی‌های تراشه ۷۴۱۳۸ (G1, G2A, G2B) چه مقادیری باید باشند تا این دیکدر درست عمل کند؟ یا برای تراشه ALU مقادیر M, S0, S1, به چه سطوح منطقی باید وصل شوند تا تراشه عملیات جمع ریاضی انجام دهد؟

۲- مدار آزمایش یک را بررسی و تحلیل نمایید. به سوالات زیر پاسخ دهید.

کلیه زوج ثبات‌هایی که می‌توانند در یک عملیات ALU شرکت کنند را نام ببرید؛ برای این منظور سطح منطقی - صفر

یا یک - گیت‌های ۷۴۰۴ چه مقادیری باید باشد؟ به عنوان نمونه، صفر بودن ورودی گیت ۷۴۰۴ سمت چپ باعث

انتخاب رجیستر A خواهد شد.

انجام یک عمل مشخص (مثلاً جمع) روی محتوای دو ثبات مورد نظر را مرحله به مرحله مشخص نمایید.

استفاده از بافر 74244 در خروجی شیفت رجیستر 74178 چه لزومی دارد؟

چگونه می‌توان حاصل عملیات ALU و شیفت را در یک ثبات دلخواه بارگذارینمود؟ ترتیب فعال کردن سیگنال‌ها را تعیین کنید؟


-۳- مدار آزمایش یک را در محیط شماتیک Quartus رسم کنید و با کامپیال کردن آن از درستی آن اطمینان حاصل پیدا کنید. تذکر مهم: اگر پایه خروجی تراشه‌ها را فعلاً استفاده نکرده‌اید، برای ممانعت از خطا در کامپیال آنها را به صورت Unused (راست کلیک روی تراشه، Tab Ports، انتخاب پورت مورد نظر، Unused کردن) تبدیل کنید.

-۴- فایل شبیه‌سازی مناسبی برای هر یک از موارد بند ۲ در محیط Quartus تدارک دیده و موارد ذکر شده را با شبیه‌سازی اعتبارسنجی کنید.

-۵- شرح مختصری از موارد فوق را بعنوان پیش گزارش آماده نموده و در ابتدای جلسه آزمایشگاه تحويل دهید (نتایج شبیه‌ساز نیز ارائه گردد).

انجام آزمایش

تکه مدار زیر را جهت وارد نمودن کلاک پالس بصورت دستی به شماتیک قبلی خود اضافه کنید:



مدار تکمیل شده آزمایش یک را که قبلاً در محیط شماتیک Quartus رسم و شبیه‌سازی کرده‌اید را با اختصاص پایه در FPGA پروگرام کنید.

مدار تکمیل شده چیست؟ در مدار بخش ALU یک سری از پایه‌های ورودی و خروجی به جایی متصل نشده‌اند.



این پایه‌ها باید توسط دانشجویان طراحی و تکمیل شوند. پایه‌هایی که در طول آزمایش مقدار منطقی ثابت دارند،

به Gnd یا Vcc وصل می‌شوند. پایه‌هایی که دانشجویان نیاز دارند طی تست آنها را تغییر دهند به صورت پورت ورودی (input) به DipSwitch متصفح گردد. همچنین برای اطمینان از روند انجام عملیات مقدار باس داده با چهار LED نمایش داده شود.

جهت اطمینان از درستی مدار:

- ۱) با استفاده از سیگنال‌های کنترلی که به سوئیچ‌ها اختصاص داده اید، مقادیر متفاوتی در ثبات‌های A، B و C بارگذاری کنید. در هر مرحله از بارگذاری با نگاه به وضعیت LED از روند بارگذاری اطمینان حاصل کنید.
- ۲) با انتخاب خروجی مناسب از صحت مقادیر موجود در ثبات‌ها مطمئن شوید.
- ۳) با دادن ورودی مناسب به ALU نتیجه عملیات جمع و تفریق و AND و... را مشاهده نمایید. راهنمایی مختصر برای اعمال ورودی: برای دادن مقدار به رجیسترها چهار پین مسیر بلااستفاده تراشه ۷۴۴۴ را به DIP Switch ها وصل کنید. خروجی این بخش را به شکل مناسب به باس داده متصل کنید.
- ۴) یکی از مقادیر خروجی عملیات ALU را در شیفت رجیستر Load نموده و عملیات شیفت را روی آنآزمایش کنید.
- ۵) مقدار حاصل را در یکی از ثبات‌های A، B، C یا D قرار دهید.

تذکر: با توجه به اینکه در همه ریزپردازنده‌ها منحصراً یک خط کلاک و یک خط بازنشانی (ریست) وجود دارد، تمام خطوط کلاک به هم وصل شود و به عنوان یک پین ورودی (CLK) لحاظ گردد. در رابطه با خط بازنشانی (RST) نیز همین کار صورت پذیرد.





آزمایش ۲: پیاده‌سازی واحد کنترل به روش Microprogramming

اهداف آموزشی:


- آشنایی با مفهوم گذرگاه آدرس مشترک
- آشنایی با روند ایجاد کدهای دستورالعمل‌ها در یک پردازنده
- آشنایی با بارگذاری دستورات در حافظه E2PROM به صورت دستی
- آشنایی با روند اجرای برنامه از حافظه برنامه‌نویسی
- آشنایی با روند آدرس دهی مستقیم حافظه برنامه نویسی

واحد کنترل به دو صورت قابل تحقق می‌باشد: Micropogramming و Hardwired control unit. در روش اول با استفاده از گیت‌های منطقی پایه (AND, OR, XOR,...) مدار کنترلی طراحی می‌گردد. در روش دوم ریزدستورات در حافظه ذخیره شده و با حداقل سخت افزار به نقاط کنترلی اعمال می‌گردد. این روش نسبت به روش اول از نظر حافظه بهینه نمی‌باشد و حافظه بیشتری نیاز است. اما توسعه دستورات در آن آسان است و نیازی به طراحی مجدد واحد کنترل نیست.

هدف ما در این بخش پیاده‌سازی بخشی از واحد کنترل با رویکرد Micropogramming می‌باشد. این بخش دربردارنده مولد آدرس بعدی (NextAddressGenerator) و تولیدسیگنال‌های کنترلی یعنوان‌بخشی‌را واحد کنترل ریزپردازنده است. که این بخش‌ها شامل:

- حافظه برنامه نویسی (Control Memory) ساخت حافظه با Mega-Wizard
- رجیستر کنترل آدرس (Control Address Register) تراشه ۷۴۳۷۴
- افزایش دهنده آدرس (Incremental Address Register) تراشه های ۷۴۸۳

مطابق مداربندی این قسمت، فقط مکان‌آجرا بریزدستورالعمل‌های متوالی ایجاد می‌شود. در آزمایش‌ها بعده بنا افروز نمایی کسر امکان‌آجرا بریزدستورالعمل‌های پرش (JUMP)، فراخوانی (CALL) و بازگشت از توابع RETURN را به واحد کنترل اضافه خواهیم نمود.



شکل مدار آزمایش شماره دو

فعالیتها یقلاز آزمایش

- ۱- تفاوت دو روش Microprogramming و Hardwired control unit در طراحی واحد کنترل را شرح دهید.
 - ۲- هریک از تراشهای یکار فتھر مدار شکل بالا را شناسایی و یا مراجعته دیتا شیت عملکرد کلی تراشه و ورودیها و خروجیها را بررسی نمایید. به عنوان مثال برای اینکه ۷۳۳۷۴ برای اینکه عمل رجیستر کردن داده را به درستی انجام دهد، چه تنظیماتی روی پایه های (OC و CLR) نیاز می باشد.
 - ۳- مدار شکل آزمایش دورابررسیو تحلیل نمایید. به سوالات زیر پاسخ دهید.
- نحوه ساخت حافظه PROM با Mega-Wizard و نحوه ساخت فایل مقداردهی اولیه با MIFGenerator را تعیین کنید.
 - نحوه اتصال C0 و C4 در تراشهای ۷۴۸۳ را مشخص کنید. راهنمایی: این بخش برای ایجاد آدرس بعدی قرار داده شده است.
 - با دو جمع کننده چهار بیت یک جمع کننده ۸ بیتی نیاز داریم که در هر کلاک یک واحد افزایش پیدا کند.
 - چنانچه می بینید، در هر کلاک آدرس با شروع از صفر، یک واحد افزایش می یابد. روشی برای بازنشانی مدار جهت شروع برنامه از آدرس صفر را ایده هید و نحوه اتصال CLK و OC در تراشهای ۷۴۳۷۴ را مشخص کنید.

- با توجه به شکل "نقشه‌شماتیک کلمدار" کاربرد اتصال نیبل پایین 1 CONTROLMEMORY به گذرگاه مشترک داده چیست؟
- ٤- ریز برنامه‌ای بنویسید که عملیات تزیر النجام دهد.
- چهار مقدار متفاوت را در چهار ثبات A تا D قرار دهد.
- محتوای B و C را با هم جمع کرده و حاصل به ثبات A منتقل کنند.

موارد خواسته شده بیندهای فوقرابعنوان پیشگزارش آماده نموده و در ابتدا جلسه آزمایشگاه تحویل دهید.

انجام آزمایش

- ۱- مدار شکل آزمایش را صرفا با یک PROM بیندید، و مقادیر قرار داده شده در حافظه PROM را که به هنگام ایجاد آن با Mega-Wizard و از طریق فایل mif بررسی کنید. لازم به ذکر است که برای دیدن محتویات مد نظر خود، از ۸ عدد LED در خروجی PROM استفاده کنید.
- ۲- این مدار را به مدار آزمایش یک متصل کنید. به گونه‌ی که خروجی‌های E2PROM برای دادن داده به گذرگاه مشترک داده و همچنین کنترل سایر نقاط آزمایش یک استفاده شود. مدار را کامپال کنید تا خطایی وجود نداشته باشد. سعی کنید صرفا دو خط کلاک و بازنشانی به عنوان ورودی و ۴ خط گذرگاه داده به عنوان خروجی داشته باشید. بقیه قسمت‌هایی که نیاز به کنترل دارند، از طریق خروجی‌های E2PROM تعیین وضعیت شوند. به عنوان مثال اگر در آزمایش یک انتخاب رجیستر از طریق پایه‌های دیکدر را با استفاده از سوئیچ انجام می‌دادید، حال این کار را با خطوط خروجی E2PROM کنترل کنید.
- ۳- ریز برنامه بارگذاری ثبات‌ها و جمع کردن محتویات را متناسب با سیم‌بندی خود از زبان اسembly به زبان ماشین تبدیل کرده و روند اجرای آن را در هر کلاک نشان دهید.

برنامه اسembly نمونه:

```

LD      A      3;
LD      C      7;
ADD    D ← A + C;
AND    A      D;

```

زبان ماشین:

Address(Hex)	E2PROM 2	E2PROM 1	E2PROM 0
00			
01			
02			

تذکر: با توجه به اینکه ممکن است به واسطه خطاهای دیباسینگ کلیدها در عمل با مشکلاتی مواجه شوید پیشنهاد می شود از مدارهای تاخیر دهنده در مسیر کلاک استفاده کنید یا با تقسیم کلاک اسیلاتور روی بورد یک کلاک یک هرتز(یک ثانیه‌ای) برای اجرای دستورات ذخیره شده در E2PROM تولید کنید.



آزمایش ۳: اجرای دستورات و انتقال داده از حافظه RAM

اهداف آموزشی:



- آشنایی با روند انتقال دستورات از حافظه سرعت پایین (حافظه برنامه‌نویسی) به حافظه سرعت بالا (RAM)
- روند اجرای دستورات از حافظه RAM
- ذخیره موقت داده در حافظه RAM
- انتقال داده های حاصل از محاسبات از حافظه RAM به حافظه دائمی


چنانچه می‌دانیم سرعت اجرای دستورات و به طور کلی تبادل اطلاعات در حافظه‌های RAM به مرتب بالاتر از حافظه‌های E2PROM می‌باشد. به همین دلیل پس از روشن شدن کامپیوترها بخش‌هایی از برنامه از حافظه E2PROM ها به حافظه‌هایی از جنس RAM منتقل می‌شوند (حافظه‌های Cash یا RAM)، و سپس اجرا می‌شوند. البته بحث حافظه نهان بحث مبسوطی است که خارج از حوزه بحث ماست. در این آزمایش صرفاً یک آشنایی اولیه با این روند مد نظر می‌باشد. در این آزمایش قصد داریم به بررسی و پیاده‌سازی روال‌های انتقال و ذخیره داده از یک آدرس مشخص RAM به طور مستقیم و غیر مستقیم بپردازیم.

در این بخش مطابق شکل زیر یکسری رجیسترها جدید به همراه RAM به معناری ریزپردازنده ۴ بیتی اضافه می‌کنیم. این رجیسترها عبارتند از:

- رجیستر آدرس (Address Register)
- شمارنده برنامه (Program Counter)
- رجیستر خروجی (Output Register)
- رجیستر دستور (Instruction Register)

چنانچه در شکل می‌بینید، با توجه به اینکه تعداد المان‌های متصل به گذرگاه مشترک بیشتر شده است، برای افزودن امکان قطع و وصل شدن به باس، تراشه ۷۴۱۳۸ به طرح اضافه شده است. خروجی باس را نیز به واسطه یک رجیستری به LED‌ها وصل کردہ‌ایم. پس نمایش خروجی از این به بعد نظام‌مندتر خواهد شد و نیازمند ریزعمل خاص خود می‌باشد که با کنترل دیکدر آزمایش ۷۴۱۳۸ یک قابل اجرا خواهد بود (به معناری کلی ریزپردازنده ۴ بیتی مراجعه کنید).

کذر گاه داده Data Bus



فعالیتها یقلاز آزمایش

- ۱- هریکازترالشهمهایبکاررفتهدرمدارشکلبالاراشناساییوبامراجعهبه دیتاشستیت عملکردکائی تراشه وورودیهاوخروجیهاربررسینماید.

۲- مدارشکل‌آزمایش دورابررسیو تحلیلنما یید. بهسوالتزیر پاسخدهید.

- دلیل استفاده از تراشه‌های ۷۴۱۳۸ و ۷۴۱۷۳ چیست؟
 - سرهای اتصال تمام تراشه‌ها را مشخص کرده و سیم‌بندی آنها را تکمیل کنید.
 - روند اجری دستورات از RAM به چه صورت خواهد بود؟ این روند را با ریز دستورات مربوطه به طور کامل

شرح دهید.

انجام آزمایش:

آزمایش ۴: اجرای دستورات پرش (Jump)، فراخوانی تابع (Call)، بازگشت از تابع

(فصل ۷ موریس مانو) (Return)


اهداف آموزشی:




- آشنایی با بخش کنترل آدرس در شرایط پرش و فراخوانی تابع
- اجرای دستورات پرش و فراخوانی تابع در روند اجرای برنامه
- مدیریت حافظه برنامه نویسی برای قرار دادن توابع مختلف

چنانچه می‌دانیم بخشی از دستورات در معماری کامپیوتر به دستورات پرش شرطی و غیر شرطی و همچنین فراخوانی و بازگشت از توابع اختصاص یافته است. در این بخش قصد داریم با توسعه بخش آدرس دهی حافظه برنامه‌نویسی، امکان اجرای دستورات پرش و فراخوانی تابع مختلف را فراهم سازیم. به این منظور بخش آدرس دهی را مطابق شکل زیر توسعه می‌دهیم. چنانچه در شکل مشاهده می‌شود آدرس دهی حافظه برنامه نویسی با استفاده از مالتی‌پلکسرهای توسعه می‌دهیم. چنانچه در ۷۴۲۵۳ از چهار مسیر مختلف تأمین می‌گردد.

- .I خروجی جمع‌کننده (افزایش عادی شمارنده آدرس یا Increment) که حالت عادی ادرس دهی بدون پرش می‌باشد.
- .II خروجی رجیستر زیر روال (Sub Routine Reg.) که موظف به ذخیره آدرس محل پرش است.
- .III خروجی حافظه برنامه نویسی که موظف به بارگذاری آدرس جدید برای پرش یا فراخوانی تابع است.
- .IV ورودی از واحد MAP که می‌توان از آن برای دسترسی مستقیم به حافظه استفاده کرد.





شکل مدار آزمایش ۴

فعالیت‌های پیش از آزمایش:

- با مطالعه برگه داده قطعات جدید اضافه شده، همچنین با توجه به روند مطلوب جهت اجرای دستورات پرش و فرخوانی، سیم‌بندی را تکمیل کنید.
- خطوط انتخاب آدرس حافظه برنامه‌نویسی (خطوط Select مالتی پلکسر) را به بخش از خروجی‌های حافظه E2PROM متصل کنید. تا بتوانید دستورات پرش را انجام دهید.
- روند بارگذاری آدرس از مسیرهای مختلف برای عملیات پرش، فرخوانی و بازگشته/از آدرس دلخواه را بنویسید.

توجه داشته باشید دو بیت اختصاصی به انتخاب گر مالتی پلکسر به این صورت باشد که:

مفهوم	Select(BR1,BR0)
JMP	00
CALL	01
RET.	10

انجام آزمایش:

۱- پرش بدون شرط: برای برنامه زیر زبان ماشین مناسب با سیمیندی معماری کامپیوتر خود تهیه کنید (Acc همان

رجیستر قرار داده شده در خروجی ALU می‌باشد):

```
LD    A    2;  
LD    C    3;  
L1: ADD  Acc<- A + C;  
      OUT   outr   Acc;  
      SHL   A     1;  
      JMP   L1;
```

۲- فراخوانی و بازگشت از تابع: می‌خواهیم یک برنامه بخش از برنامه را در آدرسی از حافظه بنویسیم به طوری که

پس از روشن شدن پردازنده و اجرای چند آدرس اول برنامه به آن آدرس منتقل و پس از اجرای محتویات آن بخش

برگردد. حالت ساده شده آن به صورت زیر در نظر بگیرید (L1 محل فراخوانی زیرروال را برابر 20Hex در نظر بگیرید):

```
00    LD    A    2;  
01    LD    C    3;  
02    GOTO  L1;  
03    ADD   Acc<-A + D;  
04    OUT   outr   Acc;  
.  
.  
L1:  
20    ADD   Acc<- A + C;  
21    OUT   outr   Acc;  
22    LD    D    Acc;  
23    RETURN;  
.  
.
```

تذکر: در فایل mif. خود مقادیر آدرس‌های بلا استفاده صفر باشد. صرفا با شروع از آدرس صفر و آدرس 20Hex و به

تعداد لازم حافظه مقداردهی گردد.



آزمایش ۵: تکمیل دستورات پرش (Jump)، فراخوانی تابع (Call) با افزودن بخش شرطی


(فصل ۷ موریس مانو)

اهداف آموزشی:



- آشنایی با بخش نحوه اجرای دستورات شرطی
- آشنایی با نحوه استفاده از بیت‌های شرطی در برنامه‌نویسی و فراخوانی و بازگشت از زیرروال
- آشنایی با نحوه ساخت و طراحی سیگنال‌های شرطی در معماری کامپیوتر

چنانچه می‌دانیم بخشی از دستورات و فراخوانی توابع به واسطه دستورات شرطی تکمیل می‌گردد. در این آزمایش قصد داریم به نحوه ایجاد و اعمال سیگنال‌های شرطی در معماری پردازیم. برای این منظور تکه مدار زیر را به بخش خطوط Select در آزمایش چهار اضافه می‌کنیم:



فعالیت‌های پیش از آزمایش:

- ۱- اگر از تراشه ۷۴۱۵۱ به عنوان مالتی‌پلکسر ۸ به یک در بخش اعمال شرط استفاده شود، با مطالعه برگه داده این قطعه سیم‌بندی آن را در معماری پردازنده خود تکمیل کنید.
- ۲- در شکل فوق مدار منطقی $?$ را مطابق منطق زیر و به ساده‌ترین صورت (با تشکیل جدول کارنو) طراحی کنید.

$BR_1\ BR_0 = 00$	$\begin{cases} C \text{ (شرط)} = 1 \rightarrow JMP \\ C \text{ (شرط)} = 0 \rightarrow \text{ادامه برنامه} \end{cases}$
$BR_1\ BR_0 = 01$	$\begin{cases} C \text{ (شرط)} = 1 \rightarrow CALL \\ C \text{ (شرط)} = 0 \rightarrow \text{ادامه برنامه} \end{cases}$
$BR_1\ BR_0 = 10$	$\rightarrow RET.$
$BR_1\ BR_0 = 11$	$\rightarrow MAP$

BR1	BR0	C	S1	S0	د
0	0	0			
0	0	1			
0	1	0			
0	1	1			
1	0	0			
1	0	1			
1	1	0			
1	1	1			

۳- اختصاص شرط های مختلف به ورودی مالتیپلکسر به صورت دلخواه می توانند انجام شود. ولی در این آزمایش مطابق

جدول زیر لحاظ کرده و تحلیل کنید:

سیگنال متصل	شماره ورودی مالتیپلکسر
GND	0
ثبت	1
VCC	2
ALU از واحد AEQB	3
A خروجی اول رجیستر Q ₀ A	4
رزرو	5
رزرو	6
رزرو	7

انجام آزمایش:

۱- (برنامه ضرب): در زیر بخشی از برنامه به زبان اسمنبلی نوشته شده است که پس از بارگذاری مقادیر مطلوب در دو رجیستر A و C آنها را در هم ضرب کرده و حاصل را روی خروجی نشان می‌دهد. این برنامه را بررسی و تکمیل کرده و متناسب با معماری کامپیوتر ۴ بیتی خود به زبان ماشین تبدیل، برنامه‌ریزی و تست کنید. (لازم به ذکر است که تابع ضرب در آدرس 20Hex قرار داده شود. OUT = INPUT + 1 × 4) راهنمایی: با توجه به اینکه بیت سوم در عدد چهار(00000100) یک است، مطابق شرط چهارم جدول مالتیپلکسر از شیفت به چپ استفاده کرده‌ایم.

```

00 LD A 4;
01 LD C INPUT; بارگذاری از ورودی اینها می شود --
02 GOTO L1;
03 ADD Acc←B + 1;
04 OUT outr Acc;
.

```

```

L1:
20    ADD    Acc ← A + C;
21    SHL    A;
22    JPMC   Q0A L2;
22    JPM    L1;

L2:
23    RETURN;

```

- (برنامه مقایسه): برنامه ای نمونه زیر که دو مقدار قرار داده شده از رجیستر های A و C را با هم مقایسه کرده و در صورت مساوی بودن مقدار FF_{Hex} و در غیر این صورت مقدار 55_{Hex} روی خروجی نمایش دهد. برنامه را بررسی و تکمیل کرده و متناسب با معماری کامپیوتر ^۴ بیتی خود به زبان ماشین تبدیل، برنامه ریزی و تست کنید.

```

00    LD     A      INPUT;      بارگذاری از ورودی اینبام می شود --
01    LD     C      INPUT;      بارگذاری از ورودی اینبام می شود --
02    CMP    A      C;
03    JUMC  L1;
04    OUT   outr    FF;
05    NOP;
L1:
06    OUT   outr    55;
07    NOP;

```

آزمایش ۶: افزودن بیت‌های پرچم


(فصل ۸ موریس مانو)

اهداف آموزشی:



- آشنایی با نحوه توسعه دستورات شرطی
- چک کردن شرط صفر شدن حاصل عملیات ALU
- چک کردن بیت نقلی به منظور نمایش محاسبات عددی بزرگتر

بیت‌های پرچم نقش بسیار مهمی در معماری کامپیوتر دارند، از مهم‌ترین این بیت‌ها می‌توان به بیت صفر و بیت رقم نقلی اشاره کرد. بخش مهمی از دستورات پرش و حتی بازگشت از توابع بر مبنای صفر بودن خروجی واحد ALU (JZ) استوار است. بر این اساس در این بخش قصد داریم امکان بررسی صفر بودن واحد محاسبه و منطق را فراهم آوریم. همچنین با توجه به اینکه ممکن است در برخی از دستورات محاسباتی ممکن است با سرریز شدن خروجی مواجه شویم، برای این موارد نیز دستورات چک کردن بیت نقلی اهمیت خاصی دارد و دستورات پرش خاص بیت نقلی در پردازنده‌ها لحاظ می‌گردد (JC, JNC).



فعالیت‌های پیش از آزمایش:

- ۱- مدار مناسبی برای بررسی صفر بودن خروجی ALU طراحی کنید. مدار طراحی شده را به بخش ALU معماری کامپیوتر ۴ بیتی خود اضافه نمایید.
- ۲- دو بیت پرچم Z و C را به شکل مناسبی به ورودی‌های رزرو آزمایش قبلی اضافه کنید. تا به عنوان چک بیت بتوانید استفاده کنید.

انجام آزمایش:

۱- (پیاده‌سازی LOOP): برنامه زیر برای نمایش معکوس از ۱۰ الی صفر لحاظ شده است. به گونه‌ای که با بارگذاری رجیستر A با شروع از ۱۰ در هر کلاک یک واحد این رجیستر را کاهش داده و روی خروجی منتقل می‌کند. در انتها با چک کردن صفر بودن خروجی ALU برنامه مجدد A را با ۱۰ بارگذاری کرده و مشابه قبل به روند کاهش و نمایش ادامه می‌دهد. این برنامه را بررسی و در صورت نیاز تکمیل کنید. با تبدیل آن به زبان ماشین روی کامپیوتر ۴ بیتی خود پیاده‌سازی کنید.

L1:

00 LD A 10;

L2:

01 DEC A;
02 OUT outr A;
03 JNZ L2;
04 JMP L1;
05 NOP;

۲- (ضرب اعداد بزرگ): چنانچه می‌دانیم حاصل ضرب دو عدد n بیتی باید در یک رجیستر 2n بیتی قرار داده شود تا مقدار آن بر اثر سرریز از دست نرود. در این بخش می‌خواهیم با استفاده از روش جمع‌های متوالی و با کمک پرچم صفر و پرچم بیت نقلی حاصل ضرب دو عدد ۴ بیتی دلخواه را محاسبه و در دو خانه از حافظه RAM ذخیره کنیم. سپس از حافظه RAM این دو کلمه ۴ بیتی را به صورت متوالی روی LED‌های خروجی نمایش دهیم.

آزمایش ۷: ارتباط با ورودی / خروجی (IO)

(فصل ۱۱: سازمان ورودی خروجی کتاب معماری کامپیوتر موریس مانو)

اهداف آموزشی:



- آشنایی با نحوه تبادل داده با ورودی خروجی ها
- آشنایی با دست تکانی (Handshaking) در معماری کامپیوتر
- انتقال داده از ورودی به RAM و از RAM روی خروجی


یکی از مهم‌ترین بخش‌های هر کامپیوتر ارتباط با ورودی خروجی‌ها می‌باشد. هدف از این ارتباط انتقال داده و دستورات می‌تواند یاشد. به طور کلی دو روش انتقال هم‌زمان و انتقال غیر هم‌زمان در این حوزه مطرح است. در انتقال غیر هم‌زمان با یکسری سیگنال‌ها دست‌دهی مانند Strobe و Acknowledge وغیره از انتقال داده اطمینان حاصل می‌گردد. در این آزمایش قصد داریم به معماری کامپیوتر خود این قابلیت را اضافه کنیم.

فعالیت‌های قبل از آزمایش:

۱- با افزودن یکسری تراشه ۷۴۱۷۳ باس داده را به ۴ LED دیگر متصل کنید. با این کار دو سری خروجی در معماری کامپیوتر ۴ بیتی خواهید داشت. نحوه کنترل این بخش اضافه شده را در طرح خود بررسی و تعیین نمایید.

۲- به یکی از پایه‌های مالتی‌پلکسر ۸ به ۱ که در بخش دستورات شرطی به صورت رزرو لحاظ شده بود را به ورودی از DIP Switch وصل کنید. تا به عنوان سیگنال دست‌دهی از آن استفاده نمایید. زمانی که این سیگنال فعال شود، به معنی این است که ورودی داده آماده دارد و می‌خواهد در RAM بارگذاری کند. این روند دست‌دهی را کامل کرده و تحلیل کنید.

۳- برای اجرای درخواست ارسال داده روی خروجی نیز می‌توانید مداری مشابه شکل زیر به معماری کامپیوتر ۴ بیتی خود اضافه کنید. نحوه عملکرد این مدار را بررسی کنید و سیگنال‌های کنترلی آن را در طرح خود تعیین کنید.



انجام آزمایش:

۱- برنامه‌ای بنویسید که با چک کردن سیگنال درخواست تبادل داده از ورودی ($I = N = 1$) پنج داده مختلف را از ورودی دریافت و در حافظه RAM ذخیره کند. با پایان دریافت داده از ورودی آنها را یک در میان به خروجی‌های یک و دو بدهد.

پروژه ها:

۱- مجموعه دستوالعمل های امکان‌پذیر خود را برای سیستم طراحی شده ارائه داده و ریزبرنامه های لازم برای سیکل

برداشت و سیکل اجرای هر دستور را به طور مرتب دسته‌بندی و هر یک را تست کنید.

- دستورات محاسباتی
- دستورات منطقی
- دستورات جابجایی داده ها در RAM
- دستورات I/O و انتقال

۲- (حافظه نهان) یکی از روش‌های افزایش سرعت اجرای دستورات استفاده از حافظه نهان می‌باشد. که مطابق آن بخشی

از دستورات از حافظه برنامه‌نویسی به حافظه نهان منتقل شده و سپس اجرا می‌گردد. راه حلی برای اضافه کردن این روند

به معماری کامپیوتر ۴ بیتی ارائه کرده و تست کنید (سازمان حافظه فصل ۱۲ کتاب معماری کامپیوتر موریس مانو).

۳- (واحد کنترلی Hardwire) چنانچه اشاره شد روش کنترلی پیاده‌سازی شده در این آزمایشگاه روش میکروپرامینگ

بوده است. یک مدار کنترلی به روش Hardwire طراحی و پیاده‌سازی کنید.

۴- (کنترل کننده وقفه اولویت‌دار) کنترل و مدیریت وقفه ها یکی دیگر از وظایف پردازنده‌ها می‌باشد که در شرایط

حضور چند ورودی انجام می‌شود. بخش مدیریت و کنترل وقفه‌ها را به معماری کامپیوتر ۴ بیتی اضافه کرده و تست

کنید.

۵- (پردازنده ۸ بیتی ساده) باس داده معماری کامپیوتر خود را به ۸ بیت ارتقا داده و دستورات پایه را برای آن تنظیم و

تست کنید.

۶- (پردازنده ۴ بیتی جدید) در لینک (http://engold.ui.ac.ir/~nikmehr/Lab_Manual.pdf) طراحی یک

پردازنده چهار بیتی طراحی و به طور کامل شبیه‌سازی و تست شده است. این پردازنده را متناسب با بوردهای آزمایشگاه

بپینه سازی و پیاده‌سازی کنید.

مراجع

- [۱] دکتر حسین صباغیان، ”دستورکار آزمایشگاه معماری کامپیوتر“، گروه کامپیوتر، دانشکده مهندسی دانشگاه کاشان، زمستان ۱۳۸۲.
- [۲] دکتر علی بهلوی، ”دستورکار آزمایشگاه معماری کامپیوتر“، دانشکده مهندسی کامپیوتر، دانشگاه اصفهان، بهار ۱۳۹۳.
- [۳] مرتضی نوریان، ”آزمایشگاه معماری بورد آموزشی AMAZ-FPGA“، دانشکده مهندسی برق و کامپیوتر، دانشگاه صنعتی خواجه نصیر طوسی، پاییز ۱۳۹۰.
- [۴] موریس مانو، ”معماری کامپیوتر“، ترجمه دکتر قدرت الله سپیدنام، ۱۳۸۲.
- [۵] دیوید پترسون و جان هنسی، ”طراحی ، معماری و سازمان کامپیوتر“، مترجمان : دکتر احسان ملکیان-دکتر علی الذاکرالحسینی، ۱۳۹۳.
- [۶] دکتر وحید رشتچی، ”دستورکار آزمایشگاه مدارهای منطقی“، گروه برق، دانشکده فنی مهندسی دانشگاه زنجان، ۱۳۹۱.
- [۷] حاتم عبدالی، ”دستورکار آزمایشگاه مدارهای منطقی“، گروه کامپیوتر، دانشکده مهندسی دانشگاه بوعلی سینا همدان.
- [۸] Daniel J. Tylavsky, “Digital Design for the Laboratory”, Center Point Publishing, 2009.